1. 信号损耗的物理本质
为什么高速信号会“散开”？主要源于以下两个物理现象：
- 趋肤效应（Skin Effect）：随着频率升高，电流逐渐集中到导体表面流动，有效导电截面积减小，导致交流电阻随 √f 增大。
- 介质损耗（Dielectric Loss）：PCB 基材（如 FR-4、Megtron 等）的极化损耗将高频电磁能量转化为热量，损耗因子随频率线性增加。
两者共同使信道呈现低通滤波特性：低频成分几乎无衰减通过，而高频边沿（包含丰富谐波分量）被严重衰减和展宽。
2. 线性均衡的核心：CTLE 原理
连续时间线性均衡（Continuous Time Linear Equalization, CTLE） 是一种模拟域有源滤波器，通常集成在 SerDes 接收器（RX）的最前端。
2.1 频率补偿逻辑
CTLE 的核心是构造一个与信道损耗曲线“互补”的高通响应：
- 低频区：提供较低的直流增益（甚至轻微衰减）。
- 高频区：在奈奎斯特频率（数据率/2，例如 12.5 GHz @ 25 Gbps）附近提供可编程的峰值增益（Peaking Gain，通常 0~15 dB 可调）。
典型 CTLE 传递函数可简化为：
H(s) = A_DC × (1 + s/ω_z) / (1 + s/ω_p)
通过调节零点 ω_z 和极点 ω_p 的位置，使信道 + CTLE 的整体频率响应在目标带宽内趋于平坦。
2.2 时域表现：修复眼图
在时域中，CTLE 显著减少码间干扰（ISI）：
- 未均衡信号：脉冲展宽导致前后比特重叠，眼图闭合。
- 均衡后信号：边沿陡峭化，能量重新集中，眼图垂直开口（眼高）和水平开口（眼宽）大幅改善。
3. 线性均衡的局限性与噪声悖论
CTLE 虽然效果显著，但本质上是一把“双刃剑”：
- 噪声放大：CTLE 在提升高频信号的同时，也会无差别放大信道中的串扰（Crosstalk）、反射残余和接收端热噪声。
- 随机抖动（RJ）恶化：过大的 peaking gain 会降低高频信噪比（SNR），引入额外随机抖动，导致误码率（BER）上升。
因此工程实践中严格遵循 “够用就好” 原则：peaking gain 通常控制在 6~12 dB 范围内，优先通过链路仿真（S-parameter）确定最优设置，而非盲目追求最大值。
4. 协同作战：CTLE + DFE
在 PCIe 4.0/5.0、112Gbps 以太网等超高速链路中，信道损耗可达 25~35 dB，单靠 CTLE 已难以满足要求。
- CTLE（模拟前端）：负责粗补偿长尾 ISI，不引入额外延迟和功耗。
- DFE（Decision Feedback Equalizer，判决反馈均衡）：数字域非线性均衡器，利用已判决的前 N 个比特反馈来精确抵消当前比特的残余 ISI，且完全不放大噪声。
- 协作逻辑：CTLE 先恢复主游标和前游标能量，DFE 再针对后游标（Post-cursor）进行精细修正，形成“模拟粗调 + 数字精调”的最优组合。
5. 链路训练（Link Training）与自适应
现代高速标准已不再依赖固定均衡设置。
- 动态协商：PCIe、Ethernet 等协议在链路初始化阶段，通过反向通道让 RX 向 TX 请求调整发射端去加重（De-emphasis）和预加重（Pre-emphasis）参数。
- 自适应 CTLE：接收端内部通过眼图监测或 LMS 算法自动调节零极点位置，实时适配不同背板长度、连接器、电缆等信道条件。
6. 结论
连续时间线性均衡（CTLE）是多千兆位 SerDes 系统不可或缺的信号救星。在设计 10GbE、PCIe、100G/400G 以太网等系统时，硬件工程师应重点关注：
- 信道建模：使用 S-parameter 精确评估插入损耗（IL）、回损（RL）和串扰（NEXT/FEXT）。
- 均衡裕量：为 CTLE 预留足够的可调范围，同时结合 DFE 实现最佳 BER。
- 合规性验证：利用实时示波器或 BERT 观察均衡后的远端眼图，确保完全符合协议眼图掩模（Mask）要求。
掌握 CTLE 的频域与时域特性，能让你在高速 PCB 设计中从“被动救火”转变为“主动预防”，显著提升系统裕量与可靠性。